IDS (4)

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-008119

(43) Date of publication of application: 10.01.1997

(51)Int.CI.

H01L 21/76 H01L 21/8222 H01L 27/06 H01L 21/8249 H01L 21/331 H01L 29/73

(21)Application number: 07-147372

14.06.1995

(71)Applicant: TOSHIBA CORP

(72)Inventor: KATAKABE ICHIRO

MIYASHITA NAOTO

KAWAMOTO HIROSHI


### (54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

(22)Date of filing:

PURPOSE: To provide a semiconductor device and its manufacturing method with which high integration and a high speed operation can be accomplished.

CONSTITUTION: The first grooves 36–1 and 36–2 are formed on the expected region for formation of an element isolation region of a silicon board 31, and the first embedding member 38 is formed in the above-mentioned grooves. The second grooves 41–1 and 41–2, which are deeper than the first grooves, are formed on the silicon board on the bottom part of the first embedding member and the first grooves, and an element isolation region is provided by forming the second embedding material 43–1 and 43–2 in the second grooves. As the field oxide film, which is formed by a LOCOS method, is unnecessitated, no bird's beak is generated on the element region, the element region can be reduced to the smallest area required by the device, the high integration of the device can be accomplished, and the device can be operated at high speed because parasitic capacitance is reduced.



### **LEGAL STATUS**

[Date of request for examination]

01.03.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the xaminer's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3382063

[Date of registration]

20.12.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

### (11)特許出願公開番号

## 特開平9-8119

(43)公開日 平成9年(1997)1月10日


(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	FΙ					技術表示箇所
H01L	21/76			H0	1 L	21/76		L	_
	21/8222					27/06		101B	
	27/06							321C	
	21/8249			29/72					
	21/331								
			審査請求	未請求	蘭求	項の数11	OL	(全 9 頁)	最終頁に続く
(21)出願番	<del></del>	特顧平7-147372		(71)	人胸出	000003078			
						株式会	社東芝		
(22)出顧日		平成7年(1995)6	月14日			神奈川	県川崎	市幸区堀川町	72番地
			(72)	発明者	片伯部	一郎			
						神奈川	県川崎	市幸区小向東	芝町1番地 株
			式会社東芝多摩川工場内						
			(72)	発明者	宫下	直人			
						神奈川	県川崎	市幸区小向東	芝町1番地 株
				1		式会社	東芝多	摩川工場内	
				(72)	発明者	川本	浩		
						神奈川	県川崎	市幸区小向東	芝町1番地 株
						式会社	東芝多	摩川工場内	
				(74)	代理人	、弁理士	鈴江	武彦	

### (54) 【発明の名称】 半導体装置及びその製造方法

### (57)【要約】

【目的】高集積化並びに高速化が図れる半導体装置及び その製造方法を提供することを提供することを目的とし ている。

【構成】シリコン基板31における素子分離領域の形成予定領域に第1の溝36-1、36-2を形成し、との第1の溝内に第1の埋め込み部材38を形成する。との第1の埋め込み部材、及び第1の溝の底部のシリコン基板に第1の溝よりも深い第2の溝41-1、41-2を形成し、この第2の溝内に第2の埋め込み材43-1、43-2を形成して素子分離領域を形成することを特徴とする。LOCOS法で形成したフィールド酸化膜を必要としないため、素子領域にバーズビークが発生せず、素子領域をそのデバイスが必要とする最小の面積まで縮小することが可能であり、デバイスの高集積化が達成でき、寄生容量も少なくなるため高速化できる。



#### 【特許請求の範囲】

【請求項1】 半導体基板における素子分離領域に形成 された第1の溝と、この第1の溝内に埋め込まれた第1 の埋め込み部材と、前記第1の溝内の前記第1の埋め込 み部材、及び前記第1の溝の底部の前記半導体基板に前 記第1の溝よりも深く形成された第2の溝と、前記第2 の溝内に埋め込まれた第2の埋め込み部材と、前記第1 の溝及び前記第2の溝で分離された、前記半導体基板中 の素子領域に形成される半導体素子とを具備することを 特徴とする半導体装置。

1

【請求項2】 前記第1の埋め込み部材と前記第2の埋 め込み部材はそれぞれ絶縁物であることを特徴とする請 求項1に記載の半導体装置。

【請求項3】 前記第1の溝と前記第1の埋め込み部材 との間に介在される第1の絶縁膜と、前記第2の溝と前 記第2の埋め込み部材との間に介在される第2の絶縁膜 とを更に具備することを特徴とする請求項1または2に 記載の半導体装置。

【請求項4】 前記半導体基板は、シリコン基板と、こ のシリコン基板上に形成された埋め込み層と、前記埋め 20 トッパとなる第1のシリコン窒化膜を形成する工程と、 込み層上に形成されたエピタキシャル層とを有し、前記 第1の溝は前記エピタキシャル層中にこのエピタキシャ ル層よりも浅く形成され、前記第2の溝は前記第1の埋 め込み部材、前記エピタキシャル層、前記埋め込み層、 及び前記シリコン基板中に前記シリコン基板の表面より も深く形成されることを特徴とする請求項1ないし3い ずれか1つの項に記載の半導体装置。

【請求項5】 半導体基板の表面領域に第1の溝を形成 する工程と、前記第1の溝内に第1の埋め込み材を形成 する工程と、前記第1の埋め込み材及び前記埋め込み材 30 の下の前記半導体基板に前記第1の溝より深い第2の溝 を形成する工程と、前記第2の溝内に第2の埋め込み材 を形成する工程とを具備することを特徴とする半導体装 置の製造方法。

【請求項6】 前記第1の埋め込み材と前記第2の埋め 込み材の少なくとも一方は絶縁材料であり、CVD法で 形成されることを特徴とする請求項5 に記載の半導体装 置の製造方法。

【請求項7】前記第1の溝を形成する工程の後に、前記 第1の溝内に露出された前記半導体基板を熱酸化して第 1の熱酸化膜を形成する工程と、前記第2の溝を形成す る工程の後に、前記第2の溝内に露出された前記半導体 基板を熱酸化して第2の熱酸化膜を形成する工程とを更 に具備することを特徴とする請求項5または6に記載の 半導体装置の製造方法。

【請求項8】 半導体基板上に第1の膜を形成する工程 と、前記第1の膜上に第2の膜を形成する工程と、前記 第1の膜、前記第2の膜、及び前記半導体基板を選択的 に除去することにより第1の溝を形成する工程と、前記 第1の溝の表面に第3の膜を形成する工程と、全面に第 50

4の膜を形成する工程と、前記第2の膜をストッパとし て用い、前記第4の膜を平坦化して前記第1の溝内に残 存させる工程と、全面に第5の膜及び第6の膜を順次形 成する工程と、前記第6、第5、第4及び第3の膜を選 択的に除去する工程と、この除去した領域の前記半導体 基板を除去し、第2の溝を形成する工程と、前記第6の 膜を除去する工程と、前記第2の溝内の露出面に第7の 膜を形成する工程と、全面に第8の膜を形成する工程 と、前記第5の膜をストッパとして用い、前記第8の膜 を平坦化して前記第2の溝内に第8の膜を残存させる工 程と、前記第5、第2及び第1の膜を除去する工程とを 具備することを特徴とする半導体装置の製造方法。

2

【請求項9】 前記第5、第2及び第1の膜を除去する ことによって露出された前記半導体基板の表面領域に半 導体素子を形成する工程を更に具備することを特徴とす る請求項8に記載の半導体装置の製造方法。

【請求項10】 シリコン基板の表面を熱酸化して第1 のシリコン酸化膜を形成する工程と、前記第1のシリコ ン酸化膜上にケミカル メカニカル ポリッシングのス 素子分離領域の形成予定領域の前記第1のシリコン酸化 膜、前記第1のシリコン窒化膜、及び前記シリコン基板 を異方性エッチングして第1の溝を形成する工程と、前 記第1の溝内に露出されたシリコン基板の表面に第2の シリコン酸化膜を形成する工程と、全面に第3のシリコ ン酸化膜を形成する工程と、前記第3のシリコン酸化膜 を前記第1のシリコン窒化膜に達する深さまでケミカル メカニカル ボリッシングして平坦化し、前記第1の

溝内に前記第3のシリコン酸化膜を残存させる工程と、 全面に第2のシリコン窒化膜及び第4のシリコン酸化膜 を順次形成する工程と、異方性エッチングを行って前記 第1の溝内の前記第4のシリコン酸化膜、前記第2のシ リコン窒化膜、前記第3のシリコン酸化膜、及び前記第 2のシリコン酸化膜を選択的に除去する工程と、異方性 エッチングを行ってこの除去した領域の前記半導体基板 を除去することにより第2の溝を形成する工程と、前記 第4のシリコン酸化膜を除去する工程と、前記第2の溝 内に露出されたシリコン基板の表面に第5のシリコン酸 化膜を形成する工程と、CVD法により全面に第6のシ リコン酸化膜を形成する工程と、前記第6のシリコン酸 化膜を前記第2のシリコン窒化膜に達する深さまでケミ カル メカニカル ポリッシングして平坦化し、前記第 2の溝内に前記第6のシリコン酸化膜を残存させる工程 と、前記第4のシリコン酸化膜、前記第1のシリコン窒 化膜、及び第1のシリコン酸化膜を除去して前記シリコ ン基板における素子領域の表面を露出させる工程と、前 記シリコン基板の素子領域中に半導体素子を形成する工 程とを具備することを特徴とする半導体装置の製造方

【請求項11】 前記第1の溝の深さは1.5 μmより

浅く、前記第2の溝の深さは少なくとも3. 0μmであ ることを特徴とする請求項5ないし10いずれか1つの 項に記載の半導体装置の製造方法。

3

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】この発明は、バイポーラトランジ スタやバイポーラトランジスタとMOSトランジスタと を含むBiCMOS型などの半導体装置及びその製造方 法に関するもので、特に、素子分離技術に係るものであ

### [0002]

【従来の技術】従来の半導体装置の製造方法における素 子分離技術は、図11ないし図15に示すように、LO COS法でフィールド酸化膜を形成した後、シリコン基 板に深い溝を形成し、その表面を熱酸化して溝内部をポ リシリコンで埋め込む方法が採用されている。あるい は、図16ないし図19に示すように、深い溝を形成し た後、LOCOS酸化により溝内部と基板表面を同時に 酸化し、溝内部にはポリシリコンを埋め込む方法が採用 されている。

【0003】すなわち、前者の製造方法は、まず、図1 1に示すように、シリコン基板11の主表面を熱酸化し TSiO, 膜12を形成した後、このSiO, 膜12上 に耐酸化性膜であるSi, N、膜13を形成し、パター ニングして素子領域上に残存させる。次に、図12に示 す如く上記Si、N、膜13をマスクにして基板11の 主表面を熱酸化することによりフィールド酸化膜14を 形成する。その後、上記Si,N、膜13を除去し、S iO, 膜12及びフィールド酸化膜14上にSi, N. 膜15を形成する。そして、このSi, N。膜15上に 30 CVD-SiO, 膜16を形成すると図13に示すよう になる。

【0004】次に、RIE法などの異方性エッチングに より基板 1 1 に十分な深さの溝 1 7 - 1 . 1 7 - 2 を形 成する(図14参照)。上記溝17-1,17-2内に 露出された基板11の表面を熱酸化して酸化膜18-1, 18-2を形成した後、溝17-1, 17-2内を ポリシリコン層19-1、19-2で埋め込む。そし て、上記溝17-1, 17-2内のポリシリコン層19 -1, 19-2の表面を熱酸化してSiO, 膜20-1. 20-2を形成し、CVD-SiO. 膜16及びS i, N、膜15を除去することにより図15に示すよう な素子分離構造を得る。

【0005】その後、図示しないが、上記フィールド酸 化膜14及び溝17-1, 17-2で分離された素子領 域中に周知の製造方法によりバイボーラトランジスタ等 の半導体素子を形成する。

【0006】一方、後者の方法は、図16に示すよう に、まず、シリコン基板21の主表面を熱酸化してSi O、膜22を形成し、このSiO、膜22上に耐酸化性 50 埋め込み部材、及び前記第1の溝の底部の前記半導体基

膜であるSi, N、膜23を形成した後、パターニング して素子領域上に残存させる。上記SiO、膜22及び Si, N、 膜23上の全面にCVD-SiO、膜24を 形成する。次に、フィールド酸化膜の形成予定領域のC VD-SiO, 膜24、SiO, 膜22及び基板21を RIE法などの異方性エッチングにより選択的にエッチ ングし、十分な深さの溝25-1,25-2を形成す る。その後、上記CVD-SiO、膜24及びSi,N 、膜23でマスクされていないSiO、膜22を除去す 10 ると、図18に示すように基板21の表面が露出され る。引き続き、上記Si, N、膜23をマスクにして基 板21表面及び溝25-1,25-2内に露出された基 板21表面の選択酸化を行い、図19に示すようにフィ ールド酸化膜として働くSiO、膜26を形成する。そ の後、上記溝25-1,25-2内をポリシリコン層2 7-1, 27-2で埋め込み、このポリシリコン層27 -1.27-2の露出面を熱酸化してSiO、膜28-1.28-2を形成する。そして、上記素子領域上に残 存されているSi, N、膜23を除去した後、素子領域 20 中に周知の製造方法でバイポーラトランジスタ等の半導 体素子を形成する。

【0007】しかしながら、上述したようにLOCOS 法を用いてフィールド酸化膜を形成する従来の半導体装 置の製造方法では、フィールド酸化膜厚と同等の長さの バーズビークが形成されてしまうため、その分だけ素子 領域を大きくする必要があり、高集積化の妨げとなって いる。また、バーズビークが大きいと、この部分におけ る寄生容量が大きくなるため、デバイスの高速化を妨げ る要因にもなっている。更に、素子分離用の溝の内部に ポリシリコン層を埋め込む方法では、素子分離のために 溝の側壁に熱酸化膜のような絶縁膜を形成する必要があ り、溝の内部に埋め込んだポリシリコン層とシリコン基 板間で寄生容量が形成され、素子の高速化を妨げるとい う問題がある。

#### 1000081

【発明が解決しようとする課題】上記のように従来の半 導体装置及びその製造方法では、素子分離領域の存在が 高集積化の妨げとなったり、素子分離領域に寄生容量が 形成され、高速化の妨げる要因となるという問題があっ 40 た。

【0009】との発明は上記のような事情に鑑みてなさ れたもので、その目的とするところは、高集積化並びに 高速化が図れる半導体装置及びその製造方法を提供する ことにある。

#### [0010]

【課題を解決するための手段】との発明の請求項1に記 載した半導体装置は、半導体基板における素子分離領域 に形成された第1の溝と、この第1の溝内に埋め込まれ た第1の埋め込み部材と、前記第1の溝内の前記第1の

板に前記第1の溝よりも深く形成された第2の溝と、前 記第2の溝内に埋め込まれた第2の埋め込み部材と、前 記第1の溝及び前記第2の溝で分離された、前記半導体 基板中の索子領域に形成される半導体素子とを具備する ことを特徴としている。

【0011】請求項2に示すように、前記第1の埋め込 み部材と前記第2の埋め込み部材はそれぞれ絶縁物であ ることを特徴とする。請求項3に示すように、前記第1 の溝と前記第1の埋め込み部材との間に介在される第1 の絶縁膜と、前記第2の溝と前記第2の埋め込み部材と 10 の間に介在される第2の絶縁膜とを更に具備することを 特徴とする。

【0012】請求項4に示すように、前記半導体基板 は、シリコン基板と、このシリコン基板上に形成された 埋め込み層と、前記埋め込み層上に形成されたエピタキ シャル層とを有し、前記第1の溝は前記エピタキシャル 層中にこのエピタキシャル層よりも浅く形成され、前記 第2の溝は前記第1の埋め込み部材、前記エピタキシャ ル層、前記埋め込み層、及び前記シリコン基板中に前記 シリコン基板の表面よりも深く形成されることを特徴と 20

【0013】また、この発明の請求項5に記載した半導 体装置の製造方法は、半導体基板の表面領域に第1の溝 を形成する工程と、前記第1の溝内に第1の埋め込み材 を形成する工程と、前記第1の埋め込み材及び前記埋め 込み材の下の前記半導体基板に前記第1の溝より深い第 2の溝を形成する工程と、前記第2の溝内に第2の埋め 込み材を形成する工程とを具備することを特徴としてい る.

【0014】請求項6に示すように、前記第1の埋め込 30 み材と前記第2の埋め込み材の少なくとも一方は絶縁材 料であり、CVD法で形成されることを特徴とする。請 求項7に示すように、前記第1の溝を形成する工程の後 に、前記第1の溝内に露出された前記半導体基板を熱酸 化して第1の熱酸化膜を形成する工程と、前記第2の溝 を形成する工程の後に、前記第2の溝内に露出された前 記半導体基板を熱酸化して第2の熱酸化膜を形成する工 程とを更に具備することを特徴とする。

【0015】との発明の請求項8に記載した半導体装置 の製造方法は、半導体基板上に第1の膜を形成する工程 と、前記第1の膜上に第2の膜を形成する工程と、前記 第1の膜、前記第2の膜、及び前記半導体基板を選択的 に除去することにより第1の溝を形成する工程と、前記 第1の溝の表面に第3の膜を形成する工程と、全面に第 4の膜を形成する工程と、前記第2の膜をストッパとし て用い、前記第4の膜を平坦化して前記第1の溝内に残 存させる工程と、全面に第5の膜及び第6の膜を順次形 成する工程と、前記第6、第5、第4及び第3の膜を選 択的に除去する工程と、この除去した領域の前記半導体 基板を除去し、第2の溝を形成する工程と、前記第6の 50 記第1の埋め込み部材及び半導体基板に形成された深い

膜を除去する工程と、前記第2の溝内の露出面に第7の 膜を形成する工程と、全面に第8の膜を形成する工程 と、前記第5の膜をストッパとして用い、前記第8の膜 を平坦化して前記第2の溝内に第8の膜を残存させる工 程と、前記第5、第2及び第1の膜を除去する工程とを 具備することを特徴としている。

【0016】請求項9に示すように、前記第5、第2及 び第1の膜を除去することによって露出された前記半導 体基板の表面領域に半導体素子を形成する工程を更に具 備することを特徴とする。

【0017】更に、この発明の請求項10に記載した半 導体装置の製造方法は、シリコン基板の表面を熱酸化し て第1のシリコン酸化膜を形成する工程と、前記第1の シリコン酸化膜上にケミカル メカニカル ポリッシン グのストッパとなる第1のシリコン窒化膜を形成する工 程と、素子分離領域の形成予定領域の前記第1のシリコ ン酸化膜、前記第1のシリコン窒化膜、及び前記シリコ ン基板を異方性エッチングして第1の溝を形成する工程 と、前記第1の溝内に露出されたシリコン基板の表面に 第2のシリコン酸化膜を形成する工程と、全面に第3の シリコン酸化膜を形成する工程と、前記第3のシリコン 酸化膜を前記第1のシリコン窒化膜に達する深さまでケ ミカル メカニカル ポリッシングして平坦化し、前記 第1の溝内に前記第3のシリコン酸化膜を残存させる工 程と、全面に第2のシリコン窒化膜及び第4のシリコン 酸化膜を順次形成する工程と、異方性エッチングを行っ て前記第1の溝内の前記第4のシリコン酸化膜、前記第 2のシリコン窒化膜、前記第3のシリコン酸化膜、及び 前記第2のシリコン酸化膜を選択的に除去する工程と、 異方性エッチングを行ってこの除去した領域の前記半導 体基板を除去することにより第2の溝を形成する工程

と、前記第4のシリコン酸化膜を除去する工程と、前記 第2の溝内に露出されたシリコン基板の表面に第5のシ リコン酸化膜を形成する工程と、CVD法により全面に 第6のシリコン酸化膜を形成する工程と、前記第6のシ リコン酸化膜を前記第2のシリコン窒化膜に達する深さ までケミカル メカニカル ポリッシングして平坦化 し、前記第2の溝内に前記第6のシリコン酸化膜を残存 させる工程と、前記第4のシリコン酸化膜、前記第1の シリコン窒化膜、及び第1のシリコン酸化膜を除去して 前記シリコン基板における素子領域の表面を露出させる 工程と、前記シリコン基板の素子領域中に半導体素子を 形成する工程とを具備することを特徴としている。請求 項11に示すように、前記第1の溝の深さは1.5μm より浅く、前記第2の溝の深さは少なくとも3.0μm であることを特徴とする。

[0018]

【作用】上記のような構成によれば、浅い第1の溝とこ の第1の溝内に形成された第1の埋め込み部材、及び上

第2の溝とこの第2の溝内に形成された第2の埋め込み 部材によって素子分離領域を形成するので、LOCOS 法でフィールド酸化膜を形成した場合に問題となるバー ズビークが形成されることはなく、素子領域を大きくす る必要がないので、高集積化が図れる。また、素子分離 領域に寄生する容量も少ないので、デバイスの高速化が 妨げられることはない。

【0019】上記のような製造方法によれば、素子分離 領域の形成にLOCOS法を用いないので、LOCOS 法を用いることによって問題となっていたバーズビーク 10 による集積密度の低下や寄生容量による動作速度の低下 は発生せず、髙集積化並びに髙速化が図れる。

#### [0020]

【実施例】以下、との発明の一実施例について図面を参 照して説明する。図1は、との発明の一実施例に係る半 導体装置の断面構成図である。図1では、この発明によ る半導体装置の一例としてバイポーラトランジスタを例 にとって示している。図1において、31はP型シリコ ン基板、32はN\*型埋め込み層、33はN型エピタキ シャル層、36-1,36-2は第1の溝、37は第2 20 のSiO, 膜、38は第1のCVD-SiO, 膜、41 -1,41-2は第2の溝、42-1,42-2は第3 の熱SiO, 膜、43-1, 43-2は第3のCVD-SiO、膜、44はエミッタ領域、45はベース領域、 46はポリシリコン層、47はエミッタ電極、48はポ リシリコン層、49は第4のCVD-SiO, 膜、50 はベース電極である。

【0021】図1に示す如く、第1の溝36-1,36 -2、との溝36-1,36-2内に形成されたCVD -SiO, 膜38、第2の溝41-1, 41-2、及び 30 この溝41-1, 41-2内に形成されたCVD-Si O, 膜43-1, 43-2が素子分離領域として働く。 そして、この素子分離領域によってバイポーラトランジ スタが他の素子から分離される。よって、LOCOS法 でフィールド酸化膜を形成した場合に問題となるバーズ ビークが形成されることはなく、素子領域を大きくする 必要がないので高集積化が図れる。また、素子分離領域 に寄生する容量も少ないのでデバイスの高速化が妨げら れることはない。

【0022】図2ないし図10はそれぞれ、上記図1に 40 示した半導体装置の製造工程を順次示しており、下記 (1)~(10)のような工程で形成される。

(1)まず、P型シリコン基板31の主表面領域中に、 N\*型埋め込み層32を形成し、その上にN型エピタキ シャル層33を形成した半導体ウェハを用意する。との 半導体ウェハ上に、第1の熱5i0,膜34と、後の工 程でCMP (Chemical Mechanical

Polising) のストッパとなる第1のSi, N 、膜35を形成する(図2参照)。

マスクを形成し、素子形成領域以外の第1のSi, N. 膜35と第1の熱SiO、膜34とをRIE法によって 除去し、このマスクを用いてRIE法で連続してエピタ キシャル層33を0. 7μm程度エッチングして浅い溝 36-1,36-2を形成する。この溝36-1,36 - 2の深さは、形成する素子や必要とする特性に合わせ て設定する必要があるが、通常はエピタキシャル層33 の膜厚以下である(図3参照)。

R

【0024】(3) その後、上記RIEによるダメージ を回復するために、浅い溝36-1,36-2の表面を 溶液あるいはCDEを用いてエッチングし、エピタキシ ャル層33の表面を約10nm程度除去する。この後、 エピタキシャル層33の表面を10nm程度熱酸化し、 第2のSiO、膜37を形成する。次に、CVD-Si O、 膜38をウェハの全面に形成し、CMPにより平坦 化する。との時、第1のSi, N、膜35がストッパと して働き、ポリッシングの終了を決定できる。これによ り、浅い溝36-1,36-2を完全にCVD-SiO ,膜38で埋め込むことができる(図4参照)。

【0025】(4)次に、上記CVD-SiO。 膜38 及び上記第1のSi, N、膜35上に、CMPのストッ パ膜として働く第2のSi,N.膜39を形成し、この Si, N. 膜39上に深い溝を形成する際のSi-RI E時のマスク材となる第2のCVD-SiO、膜40を 形成する(図5参照)。

【0026】(5)フォトリソグラフィーによりマスク を形成し、深い溝を形成する領域の第2のCVD-Si O, 膜40、第2のSi, N, 膜39、第1のCVD-SiO, 膜38、第2の熱SiO, 膜37をRIE法で エッチングする(図6参照)。

【0027】(6)次に、上記第2のCVD-SiO』 膜40をマスクとして、エピタキシャル層33、埋め込 み層32、及びシリコン基板31をRIE法を用いてエ ッチングし、第2の溝41-1、41-2を形成する。 との第2の溝41-1,41-2の深さは、シリコン基。 板31に達するようにする。この後、第2のCVD-S iO、40膜を除去し、RIEによるダメージを除去す るために、溶液またはCDEにより第2の溝41-1,.. 41-2内のシリコンを10nm程度除去する(図7参 照)。

【0028】 このように、浅い溝36-1,36-2を 形成した後、平坦化し、その後深い溝41-1、41-2を形成して素子分離領域を形成することにより、図7 に示すように浅い溝36-1、36-2と素子領域との 境界から深い溝41-1、41-2が形成できる幅をフ ォトリソグラフィーの合わせ精度の限界付近まで短縮す ることができる。この幅が広いと、結果的に素子面積が、 大きくなり、髙集積化のメリットがなくなってしまう。 この発明による半導体装置の製造方法では、フォトリソ 【0023】(2)フォトリソグラフィー工程を行って 50 グラフィーの合わせ精度の限界付近まで短縮でき、素子

の微細化、高集積化に有効である。

【0029】(7)その後、第2の溝41-1,41-2内に第3の熱SiO,膜42-1,42-2を形成 し、ウェハの全面に第3のCVD-SiO、膜43を形 成する。これにより、第2の溝41-1、41-2がS iO, 膜43で埋め込まれる(図8参照)。

【0030】(8) CMPによりウェハ表面の第3のC VD-SiO, 膜43を除去し、第2の溝41-1, 4 1-2内のみに第3のCVD-SiO, 膜43-1.4 3-2を残存させる。この時、第2のSi, N. 膜39 10 がCMPのストッパとして働く(図9参照)。

【0031】(9)次に、第2及び第1のSi, N、膜 39,35をエッチングして除去し、更に素子形成領域 の熱SiO、膜34を除去する。以上の工程を経ること により、素子を形成する領域のみにN型エピタキシャル 層33を露出させることができ、それ以外の領域は完全 に絶縁膜で分離することができる(図10参照)。

【0032】(10)との後、通常のバイポーラトラン ジスタの形成プロセスを施すことにより、図1に示した ようなバイポーラトランジスタを形成する。図1に示し 20 た構成では、ポリシリコン層46を拡散源としてエミッ タ領域44を形成しており、このポリシリコン層46上 にアルミニウム等からなるエミッタ電極47を形成して いる。ポリシリコン層48は、ベース領域45の導出用 であり、このポリシリコン層48上のSi〇、膜49に 形成されたコンタクトホールを介してアルミニウム等か らなるベース電極50に接続されている。なお、コレク タ電極は、シリコン基板31の裏面側に形成される。

【0033】上述した製造方法によれば、LOCOS法 によるフィールド酸化膜のような厚い熱SiO,膜を形 30 成しないため、素子領域に大きなバーズビークが発生せ ず、素子領域をそのデバイスが必要とする最小の面積ま で縮小することが可能であり、デバイスの高集積化が達 成できる。また、これに伴って、寄生容量も少なくなる ので動作速度の高速化が可能である。

【0034】更に、深い溝41-1, 41-2内をCV D-SiO, 膜43-1, 43-2で埋め込むため、ポ リシリコン層で埋め込んでいた従来の製造方法と比べて 溝41-1、41-2の幅を縮小できると共に、この溝 41-1,41-2自体が持つ寄生容量も低下でき、と 40 の点でも髙集積化と髙速化を達成できる。

[0035]

【発明の効果】以上説明したように、この発明によれ は、高集積化並びに高速化が図れる半導体装置及びその 製造方法が得られる。

【図面の簡単な説明】

【図1】との発明の一実施例に係る半導体装置の断面

【図2】この発明の一実施例に係る半導体装置の製造方 法について説明するためのもので、図1に示した半導体 50 3…N型エピタキシャル層、34…第1の熱SiO,

装置の第1の製造工程を示す断面図。

【図3】との発明の一実施例に係る半導体装置の製造方 法について説明するためのもので、図1に示した半導体 装置の第2の製造工程を示す断面図。

10

【図4】 この発明の一実施例に係る半導体装置の製造方 法について説明するためのもので、図1に示した半導体 装置の第3の製造工程を示す断面図。

【図5】との発明の一実施例に係る半導体装置の製造方 法について説明するためのもので、図1に示した半導体 装置の第4の製造工程を示す断面図。

【図6】との発明の一実施例に係る半導体装置の製造方 法について説明するためのもので、図1に示した半導体 装置の第5の製造工程を示す断面図。

【図7】この発明の一実施例に係る半導体装置の製造方 法について説明するためのもので、図1に示した半導体 装置の第6の製造工程を示す断面図。

【図8】この発明の一実施例に係る半導体装置の製造方 法について説明するためのもので、図1に示した半導体 装置の第7の製造工程を示す断面図。

【図9】この発明の一実施例に係る半導体装置の製造方 法について説明するためのもので、図1に示した半導体 装置の第8の製造工程を示す断面図。

【図10】との発明の一実施例に係る半導体装置の製造 方法について説明するためのもので、図1に示した半導 体装置の第9の製造工程を示す断面図。

【図11】従来の半導体装置及びその製造方法について 説明するためのもので、第1の製造工程を示す断面図。

【図12】従来の半導体装置及びその製造方法について 説明するためのもので、第2の製造工程を示す断面図。

【図13】従来の半導体装置及びその製造方法について 説明するためのもので、第3の製造工程を示す断面図。

【図14】従来の半導体装置及びその製造方法について 説明するためのもので、第4の製造工程を示す断面図。

【図15】従来の半導体装置及びその製造方法について 説明するためのもので、第5の製造工程を示す断面図。

【図16】従来の他の半導体装置及びその製造方法につ いて説明するためのもので、第1の製造工程を示す断面 図。

【図17】従来の他の半導体装置及びその製造方法につ いて説明するためのもので、第2の製造工程を示す断面

【図18】従来の他の半導体装置及びその製造方法につ いて説明するためのもので、第3の製造工程を示す断面

【図19】従来の他の半導体装置及びその製造方法につ いて説明するためのもので、第4の製造工程を示す断面 図。

【符号の説明】

31…P型シリコン基板、32…N・型埋め込み層、3


11

膜、35…第1のSi, N, 膜、36-1, 36-2… 浅い溝 (第1の溝)、37…第2のSiO, 膜、38… CVD-SiO,膜、39…第2のSi, N, 膜、40 …第2のCVD-SiO, 膜、41-1, 41-2…深 い溝 (第2の溝)、42-1, 42-2…第3の熱Si\*


\*O, 膜、43,43-1,43-2…第3のCVD-SiO, 膜、44…エミッタ領域、45…ベース領域、46…ポリシリコン層、47…エミッタ電極、48…ポリシリコン層、49…第4のCVD-SiO, 膜、50…ベース電極。

12


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】





【図7】





【図8】
























【図14】

【図12】










【図19】



フロントページの続き

(51)Int.Cl. 4 HOIL 29/73 識別記号 庁内整理番号

FΙ

技術表示箇所